DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

011309195 **Image available**

WPI Acc No: 1997-287100 199726

Related WPI Acc No: 1997-190387; 1997-190388; 1997-233573; 2000-288763;

2000-288764

XRPX Acc No: N97-237814

Semiconductor device e.g. thin-film transistor for liquid crystal display

- uses tungsten silicide film in absorbing heat and transferring it to

polycrystalline silicon film during impurity activation

Patent Assignee: SANYO ELECTRIC CO LTD (SAOL)

Inventor: HIRANO K; MORIMOTO Y; SOTANI N; YAMAJI T; YONEDA K

Number of Countries: 003 Number of Patents: 004

Patent Family:

| Patent No | Kind | Date . | Applicat No | Kind | Date | Week | |
|-------------|------|----------|-------------|------|----------|-----------|---|
| JP 9107108 | Λ | 19970422 | JP 96205073 | Δ | 19960802 | 199726 | В |
| KR 97008658 | Α | 19970224 | KR 9626820 | Α | 1996070 |)3 19981. | 2 |
| US 5771110 | Α | 19980623 | US 96677424 | Δ | 1996070 | 2 199832 | |
| JP 3096640 | B2 | 20001010 | JP 96205073 | Α | 19960802 | 200052 | |

Priority Applications (No Type Date): JP 95199981 A 19950804; JP 95167513 A 19950703; JP 95199979 A 19950804; JP 95199980 A 19950804; JP 95199982 A 19950804

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 9107108 A 13 H01L-029:786 KR 97008658 A H01L-029:78 US 5771110 A H01L-029:786

JP 3096640 B2 12 H011-029 786 Previous Publ. patent JP 9107108

Abstract (Basic): JP 9107108 A

The device has a tungsten silicide film (2) formed between a glass substrate (1) and a thin film transistor (A). The film absorbs heat during rapid thermal annealing for impurity activation.

The absorbed heat is used to uniformly and directly heat a polycrystalline Si film (4).

ADVANTAGE - Obtains good quality semiconductor device by making activation state of impurity area uniform. Obtains S-film for short time. Prevents deformation of substrate during heat-treatment. Provides good quality liquid crystal display device.

Dwg.1-20

Title Terms: SEMICONDUCTOR: DEVICE: THIN: FILM: FRANSISTOR: FIQUID: CRYSTAL: DISPLAY: TUNGSTEN: SILICIDE: FILM: ABSORB: HEAT: TRANSFER:

POLYCRYSTALLINE: SILICON: FILM: IMPURE: ACTIVATE

Index Terms Additional Words: LCD

Derwent Class: L03; P81; U11; U12; U14

International Patent Class (Main): H011-029-78; H01L-029-786

International Patent Class (Additional): G02F-001-136; G02F-001-1368;

appropriate the second of the

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-107108


(43) 公開日 平成 9 年(1997) 4 月22日

| (51) Int.Cl. ⁶ | 藏別記号 | <u> </u> | FI | | | | 技術表示箇所 |
|---------------------------|---------------------|----------|----------|---------|------|----------|---------|
| H01L 29/786 | | | H01L | 29/78 | | 6 1 2 B | |
| G02F 1/136 | 500 | | G 0 2 F | 1/136 | | 5 0 0 | |
| H 0 1 D 21/268 | | | H 0 1 L | 21/268 | | 7. | |
| 21/768 | | | | 27/12 | | R | |
| 27/12 | | | | 21/90 | | Z | |
| - ., | | 審查請求 | 未請求 請求 | 項の数19 | OL | (全 13 頁) | 最終頁に続く |
| (21)出願番号 | 特顧平 8-205073 | | (71)出願人 | 0000018 | 889 | | |
| (21) [[[]] | 13.00 | | | 三洋電 | 機株式会 | 会社 | |
| (22)出願日 | 平成8年(1996)8月2日 | | | 大阪府 | 守口市方 | 京阪本通2丁 | 月5番5号 |
| (ab) [| | | (72)発明者 | 手 平野 | 貴一 | | |
| (31)優先権主張番号 | 特願平7 - 199981 | | | 大阪府 | 守口市 | 京阪本通2丁 | 日5番5号 三 |
| (32)優先日 | 平7 (1995) 8月4日 | | 1 | 洋電機 | 株式会 | 社内 | |
| (33)優先権主張国 | 日本(JP) | | (72)発明さ | | | | |
| | | | | 人阪府 | 守口市 | 京阪本通 2 丁 | 日5番5号 三 |
| | | | i | 洋電機 | 株式会 | 社:内 | |
| | | | (72) 発明者 | 5 山路 | 觙文 | | |
| | | | | 大阪府 | 守口市, | 京阪本通2丁 | 月5番5号 |
| | | | | 洋電機 | 株式会 | 社:内 | |
| | | | (74)代理》 | 人 弁理士 | 安富 | 耕二(外 | 1 名) |
| | | | | | | | 最終頁に続く |

(54) 【発明の名称】 半導体装置及び表示装置

(57)【要約】

【課題】 熱処理の際の基板の変形を防止すること 【解決手段】 ガラス基板1とTFT(A)と2間にW S: 膜2を形成する。このWSi 膜2は、不続物活性 化の際のRTAの熱を吸収する作用があり、多結晶Sil 膜すを「七下八による熱とWS) 膜 25元(2)放射熱に より、直接及び間接的に加熱することにより、多結晶ド 主體主管体更功。它加熱等。 存織物 医活性 化水平等十分 ことなく良好に行われるようにする。 そして、ころWS 1、膜2の面積を、画素部1つじ位置するものより間型 駆動回路部1/3(に位置するものに) 方が大きてなるように 調整する



【特許請求の範囲】

【請求項1】 基板上に複数が半導体素子を集積させたものであって、前記各半導体素子が耐記基板と半導体素子との間に設けられた熱吸以鞭を有り前記基板上における前記半導体素子の分布制態にあわせて、半導体素子が相対的に多く密集して、み個所の前記各半導体素子に対する前記性吸収膜による熱吸収効果を相対的に低上させ、前記半導体素子が相対的に少ない個所の前記各半導体素子に対する前記熱吸収膜による熱吸収効果を相対的に増加させたことを特別とする主導体装置

【請求項目】 基板上に複数の牛導体スイッチング素子を集積させた牛導体装置であって、耐記各甲導体スイッチンク素子が、前記基板上に形成された斜吸収膜と、前記熱吸収膜上に形成された半導体膜と、前記半導体膜の上にケート追縁膜を介して形成されたゲート電極と、前記半導体膜で形成された不純物領域とを備え、前記基板上での前記半導体スイッチング素子が相対的に多く密集している個所の前記各半導体スイッチング素子が相対的に低下させ、前記半導体スイッチング素子が相対的に少ない個所の前記各半導体スイッチング素子に対する前記熱吸収膜の熱吸収効果を相対的に増加させた半導体装置

【請求項3】 前記熱吸収膜による熱吸収効果を、熱吸 収膜の面積や膜厚を変えることにより調整することを特 徴とした請求項1または2に記載の半導体装置

【請求項4】 基板上に複数の半導体器子を集積させた 表示装置であって、

前記複数の半導体素子が熱吸収膜を有する複数の第1の 半導体素子と熱吸収膜を有しない複数の第2の半導体素 子を含み、

前記基板上における前記半導体素子の分布状態にあわせて、前記半導体素子が相対的に多く密集している個所に前記第3の半導体素子を相対的に多く集積させ、前記半 達体素子が相対的に少ない個所に前記第1の半導体素子 を相対的に多:集積させた表示装置

【語本項字】 画書部と周辺駆動回路部とか同 基収上に形成されたトライバ。 体型の表示装置になって、基权上に形成された外吸収限と、この対吸収限の上に形成された平標体膜と この半導体膜の上にデート電縁膜をかりて形向されたが一下電極と、前記半導体膜に形成された不範科部域とを基備した半導体スイッチング差上を、正記画素部における画素駆動用素子及び前記聞辺駅動回路部における周辺原動回路部における原辺原動回路用表子及び前記聞辺駅動回路部における周辺原動回路部における周辺原動回路部における原辺原動回路用表子を上に用い、前記事力をかり置くと

前記制声驱動回答部件に設けられる場理駆動回路用点子 とを備え、加記画素駆動用を子内及び前記制理動動回答 用素子が生導体スインチンクま子がら構成され、四記生 導体スインチンク素子が、前記基权上に形成された執政 窓膜と、前記熱吸収費士に形成された主導体膜と、前記 生導体膜の上にケート絶縁膜を介して形成されたキート 電極と、前記半導体膜に形成された手が関連とを備 え、前記画素部的に設けられる前記熱吸収膜の前記半等 体膜に対する面積または厚みで比率を、前記周辺駆動回 諸部的に設けられる前記熱吸収膜の前記半等体膜に対す る面積または膜タで比率と、方記周辺駆動回 諸部的に設けられる前記熱吸収膜の前記半等体膜に対す る面積または膜厚で比率に比し、大きくまるように設定と た表示装置

【請求項5】 前記画素部内の前記熱吸収機の面積が 前記画素部全体の面積のは、し1~50%と売るよべ2 設定されている請求項も(ご記載の表示装置

【請求項8】 周辺駆動回路部内の前記越吸収膜の面積が、前記周辺駆動回路部全体の面積の0.01、01、00元 となるように設定されている請求項でに記載の表示数 選

【請求項9】 並記熱吸収機の面積が、前記基板を体の 面積の0、0、500。とそろように設定されている請求項6に記載の表示装置。

【請求項10】 前記基板は、液晶層を挟んで相対可して設けられた一対の基板のうらの一方の基板であることを特徴とした請求項1. 2. 1. 5. 6のうちいずんかに記載の表示装置

【請求項1.1】 前記熱吸収機を前記事等体膜には送す 応じて設けたことを特徴とする請求項をまたは60に記載 の表示装置

【請求項12】 基权上に複数の半導体素子を集積させた表示装置であって、 前記複数の半導体素子が無吸収験を有する複数の第1の半導体素子を熱吸収膜を有しない複数の第2の半導体素子を含み、前記基板上における前記半導体素子の分布状態にもかせて、前記半導体素子が相対的に多く常様でいる構造と一直記半導体素子が相対的に多く集積され、重記半導体素子が相対的に多く集積され、重に非常体素子が相対的に多く集積され、重に変化素子が相対的に多く集積され、手を相対的に多くない。

【請託項15】 前記的吸収機等・信範減限を呼吸された ことを特徴とする諸士和1円41日からからからから に記載の表示装置

【請求項1-1】 面記無機財産のか、金属または金属シリサイドなどの標準物質では、サコンでとの生産体質であることを特別した計画上述であるようのでは、それが1-1項に記載の表示装置。

Compagned by the control of the cont

置

【請求項17】 前記熱吸収機は、前記半導体のイッチング素子の製造過程で用いるれる熱処理の熱を断収しや まい昼貨からなることを特徴とした請求項5円至1000 っちいずれか1項に記載の表示装置

【請求項18】 前記熱処理としておT A法(Gapid Theornal Amealing)を用いることを特徴とした請求項: 7に記載の表示表置

【請求項1日】 前記以下A法の熱源としてキセフンアークランプを申いたことを特徴とする請求項18日記載い表示装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (Thin Film Transistor)などの半導体装置及が液晶ディスフレイ(1日1 : Fiqid (rystal Display)などの表示 装置に関するものである。

[0002]

【従来の技術】近年 アクティブでよりクス方式10つの画素駆動用素子(画素駆動用トランジスタ)として、透明絶縁基板上に形成された多結晶シリコン膜を能動層に用いた薄膜トランジスタ(以下、多結晶シリコンTF Tという)の開発が進められている。

【0003】多結晶シリコンTトTは、非晶質シリコン膜を能動層に用いた薄膜トランジスタに且へ、移動度が大きく駆動能力が高いという利点がある。そのため、多結晶シリコンTFTを用いれば、高性能会してDを実現できる上に「画素部(表示部)だけでなく周辺駆動回路(ドライバ部)までを同一基构上に一体に形成することができる。

【①①① 1】このような多結晶シリコン 1 F 1 において、能動層としての多結晶シリコン 膜の形成方法としては、基板上に直接多結晶シリコン膜を堆積させる方法や基板上に非晶質シリコン膜を形成した後に、これを多結晶化する方法等がある。このうち、多結晶シリコン膜を直接基板に堆積させる方法は、例には、ロドロよや用い、高温下で堆積させると、。比較的簡単位工程であ

【ロコロラ】また、非晶質シリコン膜を維種した形に上れを名結晶化する()(2) 固相式上記が一般的できる。この同例成長法は、非晶質シリコン膜に種処理を行うことにより、固体のままで多結晶シリコン IF Tの製造方法の一個を同1の及び同1のでは基づいて説明する。

【1101116】 [程文] 划1 6 数据5 5 翰桑基树(柳兰仁

ジスクの能動層として用いるために、ウェトリソッツで で技術、むまし法によるドライエッチング技術により記 記 3組品シリコン勝う己を所定形状に加工する。

【0007】前記多結晶シリコン膜のコン(上に (改行) とり法を用いて、ドート絶縁数を含としてのシリコン酸 化膜を堆積する

工程は(図1 〒参照 : 前記と一下絶縁膜5 3 十に 改 矩にとり法により多結晶シブコン膜を堆積した高。ここ 多結晶シブコン膜に不純的を注入し、更に熱処理を行っ て不純物を活性ださせる

【COOCS】次に、常圧してり法により、この多治晶シリコン膜の上にシリコン酸化膜 5 十を堆積した後、ファトリソグラフィ技術、ドナビ法によるドライエッチンク技術を用いて、前記多結晶シリコン膜及びシリコン酸に膜 5 4 を所定形状に加工する。前記多結晶シリコン膜はゲート電極 5 5 として使用する。次に、自己整合技術により、ゲート電極 5 5 及びシリコン酸化膜 5 1 全マスクとして、多結晶シリコン膜 5 2 に不純物を注入し、ソース。ドレイン領域 5 0 を形成する

【0009】最後に、更に熱処理を行って、ソース ドレイン領域56としての不純物を活性化させる。このような方法は、固相成長や不純物活性化の時に900に程度の高い温度を使用することから、高温フロセスと呼ばれている。また、熱処理にレーザービームアニール法やお手点法などを用いた低温フロセスを用いた開発も盛んになりつつある。

$I \cup I \cup I \cup I$

【発明が解決しようとする課題】従来例にあっては、例えば不鈍物の活性化が良好に行われらい心と、熱処理による熱が有効に活用されない問題がある。本発明は、半導体装置及び表示装置に関し、断がく問題点を解決するものである。

[0011]

【課題を解決するための手段】請求項1に記載の半導体 装置は、基板上に複数の半導体基子を集積させたもので ちった。前記各半導体素子が前記基板と生資体表子との 関に設けられた熱吸収散を有し可記基板をはよったのに 半導体素子の分布性なにとしませて、主導体表子に対する可 記熱吸収膜による熱吸収効果を相対形の低下させ、高記 半導体素子が相対的に支令に振明の前記各と導体素子に 対する確認熱吸収膜による熱吸収効果を相対形の無記格と 対する確認熱吸収膜による熱吸収効果を相対形のに増加さ せたものできる。

【ロロ1日】請引取日は記載で生煙体装置は、草板主は 独数の事等化スインチングボイを動植されていた体装置

in the second of the second of

チンク素子の分布状態にもわせて、前記半導体スイーチング素子が相対的に多く密集している関所の前記各半導体スイッチング素子に対する前記熱吸収膜の熱吸収効果を相対的に低下させ、前記半導体スイーチング素子が付対的に少ない個所の前記各半導体スイーチング素子に対する前記熱吸収機の熱吸収効果を相対的に増加させたものである。

【① ① 1 3 】請求項うに記載の半導体装置は、前記熱吸収膜による熱吸収効果を、熱吸収膜の面積や膜厚を変えることにより調整するものである。請求項目に記載の半導体装置であって、前記複数の半導体素子を集積させた表示装置であって、前記複数の半導体素子を集積させた表示装置であって、前記複数の半導体素子を無吸収膜を有しない複数の第2の半導体素子を含み、前記基板上における前記半導体素子の分布状態にあかせて、前記半導体素子が相対的に多く常載させ、前記半導体素子が相対的に多く第載させ、前記半導体素子が相対的に多く第載させたものである。

【0014】請求項5に記載の表示掲載は、画素部と周辺駆動回路部とが同一基板上に用売されたドライバー、休型の表示装置において、基板上に用売された料吸収膜と、この料確体膜の上にゲート絶縁順を介して用売されたゲート電極と、前記半導体膜に形成された不純物領域とを其備した半導体スイッチング素子を、前記画素部における画素駆動用器子及び前記周辺駆動回路部における周辺駆動回路用素子として用い、前記画素部に位置する熱吸収膜の熱吸収効果を、前記周辺駆動回路部に位置する熱吸収膜の熱吸収効果を、前記周辺駆動回路部に位置する熱吸収膜の熱吸収効果を、前記周辺駆動回路部に位置する熱吸収膜の熱吸収効果を、前記周辺駆動回路部に位置する熱吸収膜の熱吸収効果と、前記周辺駆動回路部に位置する熱吸収膜の熱吸収効果に比べて低いなるよっに調整したものである。

【0015】請求項6に記載の表示装置は、画素部と周辺駆動回路部とが同一基板上に形成されたドライバー、体型の表示装置であって、前記画素部内に設けられる画素駆動用素子と、前記制辺駆動回路部内に設けられる周辺駆動回路出去形動回路手素子が手撑体ステーチンク素子がら構成され、前記半導体スクーチンク素子が、正記と表し、前記半導体関と、前記半導体関とに形成された工業体関と、前記半導体関心上に形成された工業体関と、前記半導体関心上に対して大石を開きれたケート電極と、前記半導体関に形成された手環体関とがある。前記半導体関に形成された手環体関心が表示に対する。前記半導体関に形成された手環や関心が表示に対する。前記半導体関に形成された手環や関心が表示に設けられる。可能と表示に関係が同じ、方式では関係が同じ、表示で表現である。

前記熱吸収機の面積が、面記別型射徳財職各部を体が面積 200、01×60mとなるように設定されているもって も名

【CO17】請よ乗りに記載さ表示装置は、前記与吸収 機の面積が、前記基枚全体や面積での、ロチェルのよう なるように設定されているものである。請求項1000記 被の表示装置は、前記基板は、液晶材を決んで相対可し で設けられた一対の基板のつかが一方の基準であるもの である。請求項11に記載の表示装置は、前記基度収削 を前記事等体膜にほぼ対応して設けたものである。

【COTS】請求項1:(記載の表示装置は、基板上に 複数の半導体素子を集積させた表示装置であって、一面 記複数の半導体素子が熱吸収膜を育する複数の第1の半 導体素子と熱吸収膜を育り心に複数の第2の半導体素子 を含み、前記基板上における前記半導体素子の分布状態 にあわせて、前記半導体素子が相対的に多く密集してい 場個所に前記第2の半導体素子を相対的に多く保積さ せ、前記半導体素子が相対的に少ない個所に前記第1の 半導体素子を相対的に多く集積させたものである。

【0019】請求項13に記載の表示装置は、前記熱吸収膜の上に絶縁膜を形成したものである。請求項14に記載の表示装置は、前記熱吸湿膜が、金属または金属シリサイドなどの導電物質区はシリコンなどの平導体物質であるものである。請求項15に記載の表示装置は、前記熱吸収膜が適光性を有するものである。

【〇〇20】請求項16に記載の表示装置は、前記基本が適明基板であるものである。請求項17に記載の表示 装置は、前記熱吸収機は、前記半導体スイッチング素子の製造過程で用いいたる熱処理の熱を吸収しやすい材質からなるものである。請求項18に記載の表示装置は、前記熱処理として以下公法「Fajed Inerma, Anne-Ting)を用いるものである。

【CO21】請求項1つに記載の表示装置は、前記は1 A法の禁源としてキセフンアークランフを用いたものである。 ちる

$I \cap \cup \cup \cup \cup \cup I$

【棄明的実施の研究】本元四之上は中国と、美術等と 【(1・1910年) (記明中で

下程で、原本を照って行英カラスを無でルカリカスでは との基板1十に、よい、できを捕って、でいるスペーン けがイド、WS1 、W2(規模2十つのの人、用して トラロロスの範囲で調整可能である)。を形成する スパータ表では、特別でサイドのは全ターケットを使用 オネーサンロサイン William でしょ量論的組織にい してをえる。ままでいた。との細胞に入っています。

アンプログラント (1975年) アンディング (1975年) (197

がたしない程度にNO:限を設定する必要がある。

【00023】1程2(図235版):前記Wシリサイト脱 2を、リソグラフ:技術、エーチンク技術を用いて、微 述まるトランシスクの能動層としての多結晶シリコンと 同じハターンに加工する

工程3 - 図3 参照) : 前記基框1 及びN シリサイト膜2 を覆うよっに、S 1 0 で S 1 へなどの絶縁性薄膜3を一入り法やスパック法などにより形成する。具体的には、基框1 として無アルカリガラスを使用し、その表面上は常圧又伝送担じてしたにより、形成温度3 5 0 Cで、膜厚3 0 0 0 、5 0 0 、の S 1 0 、膜を形成する。

【0021】このSiO、膜の膜厚は、後上程の熱処理やビーと照射などで基板1中の不純物がこのSiO、膜を通過して上層へ拡散しない程度の遅みが必要で、1000×6000大にしたときに拡散防止効果が良好で、その中でも3000×5000大にしたときに拡散防止効果が持ったも適している。また、絶縁性薄膜3としてSiNを用いた場合の膜厚としては、1000×5000人の急性が適切で、2000×5000人にしたときに拡散防止効果が良好で、その中でも2000×3000人の場合がもっとも適している。

【00055】工程(「図135時):前記絶縁性薄膜3の上に、非晶質シリコン膜1」(膜厚500人)を形成する。この非晶質シリコン膜1」をTFTの能動層として用いた場合、この能動層が厚すぎると、多結晶シリコン下FTのオフ電流が増大し、薄すぎるとオン電流が減少するため。このときの非晶質シリコン膜1つの膜厚は、400、800人の範囲が通りで、500、700人にしたときに特性が良好で、その中でも500~600人の場合がもっとも適している。

【00m6】前記非品質シリコン膜目にの形成方法には 以下のものがある

の減圧に関わる用いる方法に減圧に関わまでシリコン膜を形成するには、モビシグ・・ドー日 「気はシシグン・ドー日」、気はシシガンを用いた場合、処理構成が下下の(11)では非品質。シニュー以上では多結晶となる。そして、下下の。のピロくでは微結晶を含む非品質が多いなり、温度が低くなるほど非品質に近づいて微結晶が少なくなる。従って、温度条件を変えるだけで、非品質シリコン模目の中の敵結晶の量を測整することができる。

【ロコピテ】❷フラスマにVD法を用いる方法:フラス → シェスと用語館によって概が形成(プライ)フラス に波長え、ビオ×五面の次でドエキンでレーサービーム を走在してアニール処理を行い、非晶質シリコン膜 1 7 を溶鉱再結晶化して、多結晶シリコン高膜 1 を形成する

【CO28】この坊のレーザー条件は、アニール場用では、1、10、10以上、基根温度は常温、60000。 筋射エネルギー密度:100、500mJ 。m 量 香速度:1、10mm soc(実際2は、0、1 1 00mm socの範囲の速度で走空可能とてある。前 記レーザービームとしては、液長点 30×mmのとの にまきでレーザーを使用してもよい。この時のレーザー条件は、アニール雰囲気:1、10ドドの長上、基 板温度:空温、500で、照射エネルギー密度:100 ×500mJ 。m。 走査速度:1、10mm soc に(実際には、0、1、100mm socの範囲の連 度で走査可能)である。

【0029】また、波長人 193mmのArFエキシャレーザーを使用してもよい。この場合のレーサー条件は、アニール雰囲気:1-10 Fa以下、基板温度:室温~600℃、照射エネルギー密度:100×500 mJ cm-、走査速度:1×10mm serでもる。いずれのレーザービームを用いても、照射エネルギー密度及び照射回数に比例して、多結晶シリコンで輸径は大きくなるので、所望の大きさの物径が得られるように、エネルギー密度を割整さればよい。

【COSO】本実施例では、このエキシマレーサーアニールに、高スルーチットレーザー照射法を用いる。即 も、図14において、1016ドドデエキシマレーザー、102はアのレーザー101からのレーザービームを反射する反射鏡、103は反射鏡102からのレーサービームを所定の状態に加工し、基板1に照射するレーザービーム制御光学系である。

【0031】このような構成において、高スパータットレーザー照射法とは、レーザービーム制御光学系103によってシート制は150mm の、下mmのに加工されたレーザービームを、複数パルスに重ね合わせにより 原理性が存在とし、ペーーによるこの4次1ーサビ明を子会に同期されている。ランので高精度で重要で15円次1ーサーを開けまれることでは、パートトを認めるものである。

【CO32】、提ら「区 300・:前記 365品。)2、 膜はを薄膜トランシスク、能動器として用いるとのに フェトリソクラフ:技術、おコト法によるトライエッチング技術により正記 366品シリコン膜 (を呼に形状に加 コマスーでして、前記 366品。 このに関するとして エティクス度は、このととなる田、との切り、エリーによ

马黎说,"大概是什么。 《程序》:"李斯二十四年第1777年代第1777年

(10)(1) A、ロコを堆積する。この排品質シリコン模にはは、その形成時に不純物に等単でにと素やリン、ト型ないボロン・がトープされているが、プンドープ状態で堆積し、その後に不純物を注入してもよい。次に、スペック法を用い、前記非品質シリコン膜のこの上にタンクステンシリサイト(WST)(機の上(機學1()00)A)を形成する。

【0031】 そして、常用にいい法により、前記Wシリサイド膜6150上にシリコ、酸化膜子を堆積した後、フナトリソグラフで技術、おり日法によるドライエッチング技術を用いて、前記多結晶シリコン膜665円状に加工する。前記非品質シリコン膜106は、前記サシリサイド膜615ともにホリサイド構造のゲート電極6として使用する。

【0035】工程8(図8参照):前記ケート治縁膜5枚がシリコン酸化膜7の上に、常圧CV上法によりシリコン酸化膜を堆積し、これを異力性全面エッチバークすることにより、前記ゲート電極6及びシリコン酸化膜7の側方にサイドウォール8を形成する。そして、自己整合技術により、サイドウォール8をアスクとして、多結晶シリコン膜4に、加速電圧:80m~N、ドーズ量310~mm1の条件で「リン・P)イオンを不純物として注入し、低濃度の不純物領域9ヵを平成する

【0035】工程9(図り参照): 前記サイドウォール 8 及びシリコン酸化膜チをレジスト10でフスクとして多結晶 シリコン膜4に、加速電圧 80KeV、ドーズ量1・10 Fen の条件で、リン(ド)イオンを不能物として注入し、高温度の不純物領域のもを形にすることにより、1.DD(Lightly Doped Brain)構造のソース ドレイン領域のを形成する

【0037】工程 10(図10参照): この状態で、日 TA(Basid Thermal Annetting)法による急速加熱を行う。関わ、図1.5において、1.0 5 属シート状のアニーの光を発する光譜であり。キセイン、図 α ・アークランフ1.0 5 とそれを包む反射第1.0 7を1組として、これを上下に相対回させることにより構成している。1.0 8、1.0 8 は基权 1.0 接近するためので、フェ、1.0 α は 子熱用のクリモーター、1.1 には加熱後の基本が急激に治却されてひび割れたのによっにするための補助モーターである。

【0.038】 このよう心構成におけて、基準1を205 - 2-100で予熱した後、シェトトのアニール光視1 - 5 april 10 termin 2 - 5 min to 10 1 200

【10039】前、基代上に対し、急激に高い温度を加。 |ることが心配が場合は、10mmを複数回に分けて行って もよい。即ち、各国の時間は1~3秒とし、回を重わる。 毎に温度を、初回: 1() ...: 、最終回: 7()() 。) 5() いというように段階的に上昇させる。より具体的には、 霊器(N: 雰囲気中で、加熱を倒しばら回じかけて行 (主) 各回ごとの処理温度が段階的に上昇するように設定 たてもよい。例とは、初回し1回目・1400/1/ハイ ☆メータ値、以下同た ・2 の目:5000 ・3 国目: 55(iで→4回日:60//: →5回日:650で (輸送) 国(6回付):7000とし、第8に温度を上げる。こ れにより、基収が反ったり破損したりすることのらいよ **分にできる。各回の処理時間は例えば1~3秒である** 【CO40】温度の割整は、特回は前記N・アークラン プを点灯せず、プリヒーターの熱を用い、2回日17降。 は、Noアークランプのパワーを1Kピト7KWの範囲 で変えることにより行ってとができる。前記NAアータ ランプの光熱は、多結晶部よりも非晶質部やシリサイド 部に強く吸収されるため、心界な部分のみを重点的に加 熱することが可能になり、 1 ゲート) 配線の低抵抗化や 不純物の活性化に適している。また、後述するようにY ショザイド膜含を用いた加熱も有効に行うことができ、

【〇〇月2】特に、本実施例では、多結晶シリコン関土に対応して、その下方に関シリサイト関2を形成している。このWシリサイト関立は、上、正式の利を吸収する年用があり、熱を吸収したW。リサイト関立が、、成計等によっても前記多点晶。「二、股コンキの関立には生む、多結晶ンリナンでよる利とWシリサイト及上がのの放射機とにより、直接及び間接的に加速することにより、多結品シリコン関1全体を均一に加熱し、活性化がパラックことなく負好に行われるようにより、

【cols】W. 1#75腕上四人多为(c) #本 2.5 \$\$\$\$、095颗十岁(b) 5176 (4) #本 2577.上

 $[\]mathcal{L}_{ij} = \mathcal{L}_{ij} = \{\mathcal{L}_{ij} = \mathcal{L}_{ij} = \mathcal{L$

り、均一や熱処理が行えず。また。Wシリサイド換した 集中する場所での温度が非常に高くなって基板1/7変形 する場合がある。そこで、下層に配置した熱吸取膜の単 位面積当りの密度を、その上層に非成されるパケーンに 係わらずほぼ。定となるようにうれば、上世界で活性に するときの温度が在の偏りを解消することができる。世 体的にはドライバー一体型の上に1、ネルでは、ドライ パ部に比べて囲素部のドランジスクの密度が高いので、 ドライバ部のドランジスクに対応するWシリサイド膜と の大きさを、画素部のそれに比べて大きくしてやること で、基板1全体の温度分布がほぼの一にもる。

【 () () () () 1】 L() D (ハネルにあっては、回路面積の約1 () () がWシリザイド膜2とでるように網繋することが好ましい。この工程により、多結品シリコントトー(TF T: Thin Film Transistor。(A) が形成される。次 (こ、上記のように製造された多結晶シリコンTトT (A) を画素原動素子として用いた透過型構成をとるし

【00日5】工程①:層間絶鞣脱11の形成に先立ち、スパータ法により、前記基板1の画素部領域上にITO(Indium Tin Oxide)からなる補助容量の影積電極12を形成する

○Dの画素部の構成を図1.1に基づって説明する。

工程②:デバイスの全面に絶縁膜13を形的する 総縁 膜13の材質としては、シリコン酸化膜、シリケートがラス、シリコン窒化模などが用いいれ、その形成にはCVD法又はPVD法が用いられる。

【 0 0 4 6 】次に、絶縁膜 1 3 にソース 「レイン電極 1 4 とコンタクトするためのコンセクトホールを形成し、スパッタ法により」そのコンタクトホールを含むデバイスの全面に1 T O 膜を形成し、その1 T C 膜をパターエングして表示電極 1 5 を形成する

工程**③**:多結晶シリコンTFT(A)が平式された透明 絶縁枯板1と、表面に共通電極16が形式された透明絶 縁基棋17とを相対向させ、各基板1、1日の間に液晶 を封入して液晶層18を形成する。その結果、1,010の 画素部が完成する。

【(1) 14.7 】 (大に、| 図1 2 に 本実施例におけるアクテンプトのクスも受しましたのでは、名構成制である。 両書部 10 (2は各連電線 (デート配線) 11 - (4r, 1n+1) - 1mと が配置されている。各ゲート配線と各ドレイン配線とはそれたれ面変し、その面変部分に画素2 (2) 設けられている。そして、各ゲート配線は、ケートニライバ2 1 (2) 技統され、デートに号・走春信号。が印度されるよ。(2) アーナー・インスピー・ではは、ボース・レッイ

くともいまれる。一方を画素部1 中午同一基準十に形成したしてりは、一般にトライバー体型:ドライバ内の型・ しにおと呼ばれている。尚、デートトライバコール、画 素部1 りの画端に設けられている場合も多る。また。トレインドライバコピが、画素部1 年の両側に設けられている場合も多る。

【COT9】これは辺駆動回路部とされてイッチンク用素子にも前記さ結晶シリコン TFTを用いてもり、多結晶シリコン TFT(A)ご作製に下行して、同一基板上に形成される。尚、この周辺駆動回路部(3用の多結晶シリコン TFTは、L)の構造ではなく、通常のシングルドレイン構造を採用している(もちろん、L) D D 構造であってもよい。

【0050】また、この周辺駆動回路部23の多結晶シリコンTFTは、CMOS構造に形成することにより、各ドライバ21、21としての寸法の縮小化を実現している。図13にゲート配線GnとFレイン配線Dnとの直交部分に設けられている画素20の等価回路を示す。

【①051】画素20は、画素駆動素子としてのTFT(前記薄膜トランジスタAと同様)、液晶セルして、師助要額CSから構成される。デート配線GnCはTFTのデートが接続され、ドレイン配線FnCはTFTのドレインが接続されている。そして、下FTのソースには、液晶セルしての表示電板(画素電板)と補助容量(蓄積容量式は付加容量)CSとが接続されている。

【0052】この液晶セルトでと補助容量で8とにより、信号蓄積素子が構成される。液晶セルトでの共通電極(表示電極の反対側の電極)には電圧Vcomが年加されている。一方。補助容量で8において、下上下のソースと接続される側の反対側の電極には定電圧V上が年加されている。この液晶セルトでの共通電極は、文字通り全ての画素20に対して共通した電極となっている。でして、液晶セルトでの表示起族と共通電極との間には静電容量が形成されている。荷・補助容量で8において、下下下のソースと核続される場合には対けで起がは、時にケート配線666年と核続されている場合もある。

【(ロデス】とこと。に構成された動力とでは12.5 テート配線のnを正地点にして「トース」で、下に正地点。 を印加すると、「トース」が12.5次の。すると、「トース」 配線にnに印加されたデータ信号で、液晶セルトに、が 電容量と補助容量ととか充電される。 反対に、ケート 配線のnを負電用にして、トースのデートに負電圧を印加 すると、「11.50~10.50~10.50。 (15.60)に、12.60章 10.60(10.60~10.50)に、 (16.60)に、13.60章

この透過率が変化し、画像が表示される。

【0081】ここで、画素と0つ特性として重要なもの に、書き込み特性と保持特性とがある。書き込み特性に 対して要求されるのは、画素部19つ仕様から定められ た単位時間内に、信号蓄積素子(液晶セルトで及び補助 容量(18)(1)対して所望のビデオ信号電圧を十分に書き。 込むことができるかどうかという点である。また、保持 特性に対して要求されるのは、信号蓄積素子は一旦書き 込んだビデオ信号電圧を必要な時間だけ保持することが てきるかどうかという点である。

【ロコトラ】補助容量にSが設けられているのは、信号 蓄積素子の静電容量を増大させて書き込み特性及び保持 特性を向上させるためである。すだわれ、液晶セルレビ は、その構造上、静電容量の増大には観界がある。そこ で、補助容量CSによって液晶セルしてご静電容量の不 足分を補うわけである。ここで、図18に熱吸収膜でき るwシリサイト膜ら2が設けられる領域を示す平面図で 5.75

【0056】間図に示す如く、Wシリサイト脱り2は多 結晶シリコン膜も4とほぼ同り領域(図中バッチングで 示す) に設けられている。区中、7-1はソース。ドレイ ン電極、75は囲霧電板であり、80ほドレインライ ン 81はゲートラインである。周辺駆動回路部では、 画素部に比べて半導体膜が多く密集しているので、熱吸 眼膜は半導体膜の領域内でより小さな大きさて設けられ ていることが好ましい。

【0057】図19は、本発明における熱吸収膜の他の 例を示す平面図である。同図を参属して、熱吸収膜も2 は、多結晶シリコン膜のチャネル部の18(個中バッチ ングで示す)の部分にわみ設けられている。集積化半導 体デバイスでは、上述のように、バターンの疎密が基板 上に発生するため、各トランジスクに均等にWシリサイ ド膜() 2を設けたのでは、場所によって単位面積当りの 熱吸収率が異なり。均一な熱処理が行えず、また、買え リサイト膜も2が集中する場所での温度が非常に高くを - ごも振ら1分の形する場合が含え

【ロケス8】そこで、下層に配置した熱吸収機もこの単 停油積当りの密度を、その上層に形成されるいクーンは 停わる 材料は一定となるようにでれば、1000に活性化 するとさの温度分布の偏りを軽消することが、さる。木 実施形態のよう ケキライバー 三体型のしに むハネルて は、周辺制動同路部23に出火て画漆部19のトランジ スプ・ハ・の密度が高いなで、周辺駆動回路部とらのト ランジ スクスステに対応さる関シリザイン膜 しょり面積 を「画楽器の一行(対して)もでしてむんことで、基例 回路部に及び行行け外の領域における熱吸収膜の前積目 **奉を説明するためい平面(すぐちる)**

【10060】上述点よっぱ、熱吸収膜は、基度61分体 ではぼ均等に設けてたていることが好ましい。画品部に 1) 1は、回路部全体の面積での、(*) 1%、60%である。 ことが疑まして、よりがまりては10%。その例があっ り、周辺駆動回路部とすては、回路部で体の面積がい。 ひまなくらびなで 智みごとが好まして、より好ましては 10%、50%で含む。画素部20及び周辺駆動回路部 24以外の領域とうにおいては、全体の面積の00001 に、6.0%設けられていることが好まりく。より好まり くは10%~50%である。

【1.061】以上の実施形態において、前記Wシリザイ 下膜2の大きさは、基本的に、多結晶シリコン膜4と同 しか又はそれは上であればよいが、面内でのパターンの 大きさに対応した面積となるように割整すれば、なお好 ましい。また、LCDハネルにおいて、湖辺即働回路部 こうは汚光性を必要としないがで、この部分のWシリサ イト膜2の大きさい調整範囲は、()から周辺駆動回路部 コミ 全領域まで可能である。

【こ(162】尚」なシリサイド膜との面積を変える以外。 に、膜厚を変える手法もある。 Wシリサイドを用いた場 台の膜厚は、200人・1000人であり、より好まし ミは、半導体素子の密度が高い銅域は200A×30D 五、半導体素子の密度が低い節減は100×5000× であり、非晶質シリコンを用いた場合には、1000人 ~4000Aであり、より好ましては、2000A・3。 ①「①国である」いが行わ材料の場合も、概ね密度の高。 い領域は密度の低い領域に対して基本は半分程度であれ

【0003】以上、本実施形態により製造した多結晶シ リコンTFTにあっては、いかゆる低温プロセスで行う ことができ、しかも、良質の多結晶シリコン膜を能動層 として使用している。本発明者の実験によれば、ヵチャ ネルのMOS型多結晶シリコンT下丁での移動度アエかり 2010cm - V・8大計 - p チャを集が何の8型多点 帯にサゴンエトトで、運動機の行うはそのできます。 80.41 3 高い性能である。 イスを状態できる こうか mil. 12

【 1004】 104 □ DWHtml E905 1.00 年1 W. Hin Steems Vessible 200 m. Ne Sが要求されるNTSに7Lと信号表示申し、しい不正 たち、分に適用可能であり、カローラローに ジェ 医动物 化氯化二甲基乙二甲基乙二甲基酚二甲甲酯

And the second second A servery property of the control of the first of the group of the group of the group of the control of the con

スクのサイス(W. L. さ. 10 mm・に比って、1 SIN下のサイズ(W. L. 8 5 mm・に縮小するこ とができる。更には、高品質で能動層であるので、トラ ショスタの1下時のリーク電流もかなる。そのは、種助 容量の面積を1 3以下に縮小することができる。

【1000分】1)Wシリサイド膜2に代えて、非結晶質シリコン膜や多結晶シリコン膜などの半導体膜を用いる。これのシリコン膜には不純物がメープされていてもといっこのように、薄電性膜区は半導体膜を用いることにより、この熱吸収膜に電圧を印加することで、TFTを、LSTに用いられるMOSトランジスタのようには端子デバイスとして動作させて、しきい値電圧をコントコールできると共に、ガラス基板を用いた場合には、基板内のイオンを静電的にシールドするため、ガラス基板内のイオンによるトランジスクの特性劣化及び可動イオンが形成する電位によるTFTへの悪影響を防止することができる。

【ロのも8】2)Wシリサイト膜2に代えて、MoSi、TiSi、TaSi、CoSi」などの高融点金属シリサイド、その他 W. Mo、Co、Cr、Ti、Taなどの高融点金属を用いてもよい。更には、使用温度が低い場合には(約4m)(以下)。 AIやAuなどのいわゆる低削点金属を用いてもよい。Wシリサイト膜も含めて、これらの金属膜は、光を通ぎな、性質を有しているので、以下の通りの効果を有する

【0069】~・光の散乱を防止すると共に液晶セルに 斜めから入ろうとする不要な光を渡るので、上でDデバ イスとしてコントラストが高くなる。

お:エチでは入ろうとする光を通えれて、元によるトータ電流を減少させてエチェとしてい時性を向上させると 共に光によるエチで日暮の劣化を防止する。

【0070】3)工程はCおいて、基品質シリコン膜を 設用CVD法により、例えば、モノシランガスを用い、 温度380でで堆積させる。これにより、非晶質シリコン膜には接続品を含くた膜とゆる。被結晶を含くた非 品質シリカン膜を固相成長法により多品品化することに エーニはサスフィスタインには40億円とエザエノス タはあいなるタルーでい向いいまれる。Historialによって形成する。

5) 多結晶シリコン 換すのチャネル領域に担当する部分に不純物を平ったシットで多結晶シリコン 、ドゴいたシ 結晶シリコン 『ドイにわいては、ペチャネルトランシスタではディフレッション方面にしさい値部圧がシフトし、ドチャネルトランジスタではエンパンスメント方向にしきい値電圧がシフトする傾向にある。また、水赤に処理を行った場合には、その傾向がより顕著となる。これしきい値電圧がシフトを抑えるには、チェネル運動に不純物をドーピングすればよい。

【00072】(*) 前記1程〜に代かり以下の工程を行

工程5 a : 電気炉により、空素 (N) 料用収申、温度 6 C O C程度で約2 O 時間の熱処理を行うことにより、前記非晶質シリコン膜 1 n を関相成長させて多結晶シリコン膜4を形成する

7) 工程うって形成したこれ多結晶シリコン脱土は、膜を構成する結晶に転位等の欠陥が多く存在するととも (こ、結晶間に非晶質部分が残って、パリ能性があり、リーク電流が多くなるだ世がある。

【0073】そこで、正視35aの後、基板1を4TA法、 又はレーザーアニール法により急速加熱し、多結晶シリコン脱2の脱資を改善する。

8) 工程1や工程7において、スパック法は外のLV の 方法(真空蒸着法、イオンフレーディング法、イオンビ ニムデボジション法、クラスターイオンビーム法など) を用いて、Wシリサイト脱出、6 Eを形成する。この場合にも、前記したスパック法の場合と同様な理由によ り、Wシリサイド(WS i。) の組成を以上(1設定する

【00年4】() 工権工を工程でにおいて、に関わる 用いてWシリサイド模は、610を形成する。そのソース ガスとしては、カファ化タンクステン(WF)とシラン(81日)を非に示けまし、両機品度は、5年 は50円面後とする。1、場合にも、面部にたり、で また場合と同様な理由により、プログイチ・等か イッ)の組載を図ってに設定する。(510以は、510以 は関厚をより均っにすることができる

【COF5】: 1、71 ーナ型がけばれて、適つ1 ード型、スタカ型、適つ2 ケラ型() ちんぽん構造の 第5届に サカン1 F 1 C速用イス

1.1 (27) U. (19) (1) (1) (1) (1) (1) (1) (1) (1) (1)

ing pagamatan kalendar (1966) Kanggaran kalendar kalendar (1966)

^{- 1975}年 - 1985年 - 1975年 - 19

[0076]

【発明の効果】本発明に払って(よ、上、下の通りの優れた) 効果を奏する

- 1) 禁吸収膜の存在により、手鈍物領域の活性化状態が 均一て候れた品質の牛導体装置を得ることができる。
- 2) 具質な半導件膜を有する半導体装置を短時間で得ることができる。
- 【① 0 7 7 】 3 。表示性能に受れたしてDテバイスなど の表示整置を提供することができる。
- 4) 禁処理の際の基板の変形を助止することができる

【関面の簡単な評判】

【[4]1】本発明を具体化した「実施例の製造工程を説明 するための断面引である。

【図2】本売明を具体化した一実施例の製造工程を説明 するための断面||すである。

【图3】 4条明を具体化した一実施例の製造工程を説明 するための断面引である。

【刊4】 本発明を具体化した一実施例の製造工程を説明 するための断面中である。

【図5】 本発明を具体化した。実施例の製造工程を説明 するための断面 むである。

【国も】本発明を具体化した一実施例の製造工程を説明 するための断面国である。

【図7】本発明を具体化した。実施例の製造工程を説明 するための勘面14である。

【図8】本発明を具体化した一実施例の製造工程を説明 するための断面団である。

【図り】本発明を具体化した一実施例の製造工程を説明 するための断面図である。

【図10】本発明を具体化した一実施側の製造工程を説

明するために断面性である。

【E112】アクデーンマトリクスカボレーL-57/17 - タ 構成図である

【国13】画表の評価回路中である。

【国主】エキショレーサーアユール装置の構成 すごたる

【図15】101 A装置の構成区である

【図1.6】従来例の製造工程を説明するための地面図1.5 ちち

【[図17】 従来例の製造工程を説明するための地面でた。


【【【】8】本範囲には対ける熱吸収膜の形成領域の一例を示す平面図である。


【【】 9】本を明における熱吸収膜の形成領域の他の例を示す平面図できる。

【図20】本発明における画素部、周辺原動回路部、及びその他の基板上が通域における熱吸収膜の面積比率を説明するための平配因である。


【詩号の説明】

- 1 絶縁基板
- ② Wシリサイト膜(熱吸収薬)
- 3 絶縁性護膜(絶縁膜)
- 1 多結構シリコン膜(半導体膜)
- 5 1.10膜(ケート絶縁膜)
- 6 ダート電極
- 9 不純物領域
- A. 17 FTP・光導体素子、半導体スイッチング素子に
- 62 ポンリサイド膜(熱吹収膜)







[3]11]




[1412]




【図15】




[[%]] 6]




[[1]]



[[1]]



[[3]20]



プロントページの続き

(51) Int. CL.:

說別記号 片内整理番号

FΙ

技術表示簡新

HOTE 24/336

H 0 1 L 29/78

6260 0.274

(72) 発明者 森本 佳宏

大阪府守口市京阪本通2丁目5番5号 二 洋電機株式会社内

(72) 発明者 | 朱田 | 清

万跋府守口市京阪本通21日5巻5号 二 评電機株式会社内